SMD CI AT49LH004-33JC INTEGRATED CIRCUITS IC SMT

Características

Em conformidade com a Revisão 1.1 da Especificação de Interface LPC (Low-Pin Count) da Intel
Suporta ciclos de leitura e escrita de memória tanto para FWH (Firmware Hub) quanto para LPC
Detecção automática de ciclos de memória FWH e LPC
Pode ser utilizado como FWH para chipsets Intel das séries 8xx, E7xxx e E8xxx
Pode ser utilizado como memória Flash LPC para chipsets não Intel
Divisão de setores flexível e otimizada para aplicações de BIOS
Um setor "Top Boot" de 32 KB, dois setores de 8 KB, um setor de 16 KB,
sete setores de 64 KB
Ou a matriz de memória pode ser dividida em oito setores uniformes de 64 KB para operações de apagamento
Duas interfaces configuráveis
Interface FWH/LPC para operação no sistema (in-system)
Interface de endereços multiplexados (A/A Mux) para programação durante
a fabricação
Interface FWH/LPC
Opera com o clock do barramento PCI de 33 MHz
Interface de comunicação de 5 sinais, suportando leitura e escrita de bytes
Dois pinos de proteção de escrita via hardware: TBL para o setor "Top Boot" e WP para todos
os demais setores
Cinco pinos de entrada de uso geral (GPI) para flexibilidade no projeto do sistema
Pinos de identificação (ID) para seleção de múltiplos dispositivos
Registradores de bloqueio de setor para proteção individual de leitura e escrita de setores
Interface A/A Mux
Interface de endereços multiplexados de 11 pinos e interface de dados de 8 pinos
Facilita a programação rápida, seja no sistema (in-system) ou fora dele (out-of-system)
Operação com tensão única
Tensão de alimentação de 3,0 V a 3,6 V para operações de leitura e escrita
Opções de encapsulamento padrão da indústria
PLCC de 32 pinos
TSOP de 40 pinos
Opção de encapsulamento ecológico (Green) livre de chumbo (Pb) e halogênios